직무 · 삼성전자 / 공정기술
Q. Etch 공정에서의 selectivity
현업에서 (RIE) Etch 공정에서 Selectivity가 좋아야 하는 이유와, 좋은 선택비를 가지기 위해서는 어떤 방법이 있을까요? 제가 생각하기에는, 선택비가 나쁘면 masking layer의 두께도 두껍게 가져가야 되고 그러면 high aspect ratio에서 trench같이 뚫을 때 이미 masking layer하단에서 etch가 종료되거나, 혹은 맨 아래 하부기판까지 정확히 안 뚫릴 수 있겠다는 생각이 드는데, 이 외에도 선택비가 나쁘면 안 좋은 점이 있는지 궁금합니다. 또한 좋은 선택비를 가지려면 gas의 flow 나 temperature 이외에도 기타 방법이 있을까요?? 현직자님들의 고견을 여쭤보고 싶습니다.
2026.06.27
답변 5
- PPRO액티브현대트랜시스코전무 ∙ 채택률 100%
채택된 답변
질문자님께서 생각하신 방향이 맞습니다. RIE(Reactive Ion Etching) 공정에서 Selectivity(선택비)가 중요한 이유는 단순히 마스크가 빨리 닳는 문제를 넘어 공정 수율과 패턴 정밀도, 후속 공정까지 영향을 미치기 때문입니다. 선택비가 낮으면 가장 먼저 Hard Mask나 Photoresist를 더 두껍게 형성해야 하는데, 이 경우 말씀하신 것처럼 High Aspect Ratio 패턴에서는 개구부가 좁아져 이온과 라디칼의 공급이 원활하지 않아 Etch Rate 저하, Aspect Ratio Dependent Etching(ARDE), Loading Effect가 심해질 수 있습니다. 또한 원하는 깊이까지 식각하기 전에 마스크가 먼저 소모되면 CD(Critical Dimension) 변화가 발생하고 패턴의 형태가 무너지거나 Sidewall Profile이 악화되어 수직도가 떨어질 수 있습니다. 더욱이 Over Etch 시간을 길게 가져갈 수 없어 공정 마진(Process Margin)이 감소하며, 반대로 충분한 식각을 위해 Over Etch를 과도하게 수행하면 하부층(Substrate)이나 Stop Layer까지 손상되는 문제가 발생합니다. 특히 반도체 미세공정에서는 선택비가 좋지 않으면 Gate Oxide나 Barrier Layer, Low-k Dielectric 등의 손상이 발생하여 소자의 전기적 특성이 저하되고, 결과적으로 수율 감소와 신뢰성 문제로 이어질 수 있습니다. 따라서 선택비는 단순히 식각 속도보다 공정 안정성을 확보하는 핵심 지표라고 볼 수 있습니다.
- 33분커리er삼성전자코이사 ∙ 채택률 50% ∙일치회사직무
채택된 답변
CD 불량, PROFILE 불량, UNIFORMITY 악화 등이 있습니다 SELCTIVITY 개선은 여러가지가 있는것으로 알고있는데 RF BIASE, CH PRESS, GAS 유랑 및 성분 조절 등이 있을 것 같습니다 도움되셨다면 채택 부탁드립니다
합격 메이트삼성전자코부사장 ∙ 채택률 80% ∙일치회사채택된 답변
멘티님. 안녕하세요. 식각 공정에서 선택비가 나쁘면 원하는 막질 외에 하부 박막이나 마스크가 함께 깎여 소자의 치명적인 불량과 치수 변형을 유발합니다. 멘티님 생각대로 마스크가 버티지 못하면 미세 패턴의 형상이 무너지거나 타겟 깊이까지 충분히 식각하지 못하는 문제가 발생합니다. 좋은 선택비를 확보하려면 가스 유량이나 온도 외에 플라즈마 파워와 소스 주파수를 조절하여 이온의 직진성과 에너지를 최적화합니다. 추가로 적절한 중합체 형성 가스를 혼합하여 보호막을 쌓거나 챔버 압력을 제어해 화학적 반응과 물리적 충돌의 균형을 맞추는 방법이 있습니다. 응원하겠습니다.
- 메메에모리삼성전자코상무 ∙ 채택률 49% ∙일치회사
말 그대로 엣지의 퀄리티를 위해 필요합니다
- 흰흰수염치킨삼성전자코전무 ∙ 채택률 57% ∙일치회사직무
안녕하세요. 멘토 흰수염치킨입니다. 당연히 selectivity가 좋아야 원가 절감이랑 공정 시간을 줄일 수 있고 그 외에도 발생하는 공정 이슈를 줄일 수 있어서에요 에치 공정 자체가 막을 깎는 공정이니까 원하는 물질만 깎아내는게 모든 면에서 유리해요 도움이 되었으면 좋겠네요. ^_^
함께 읽은 질문
Q. 학부연구생 경험이 필수일까요
서성한 공대 전자과에 재학중인 3학년 학생입니다. 제가 늦지 않게 3-2에 학부연구생을 해보고싶어서 자대 교수님께 컨택을 해보아도 모두 4학년부터 받는다고 하시고, 오픈랩 공고가 뜬 타대 교수님 랩실에도 CV, 성적증명서, 자기소개서 등을 작성해서 보내고 면담을 해봐도 결국 4학년부터 가능하다고 하시더라구요.. 소자 관련한 부분이 연구실에서 직접 측정과 같은 것을 경험하기에는 이르다고 하시는데, 제가 3학년 동계방학때에는 동계인턴 하고 4학년 1학기 때 장기현장실습을 해 볼 생각이었는데, 학부연구생 경험이 없으면 그러한 대외활동을 지원하는데에 있어서 경쟁력이 아예 없다고 판단되는데 혹시 취업을 할 때나 저런 인턴 지원시에 학부연구생 경험이 필수일까요? 컨택 할 때마다 안되니 너무 스트레스받네요
Q. 삼성/하이닉스 공정기술 석사 직무면접
올해 상반기 삼/하 공정기술 지원 예정인 석사 졸예자입니다. 삼성전자의 경우 직무 관련 문제 풀이를 한다고 들었는데, 석사 과정도 동일하게 진행하는건가요? 아니면 문제 풀이는 하지 않고 PT 면접만 진행하나요? 여러 이야기들이 있는 것 같아 질문합니다 ㅠㅠ 답변 주시면 감사드리겠습니다!
Q. 자소서 내용관련
종합설계 과목이 팀 프로젝트이다 보니 자소서 작성 기준이 궁금해 여쭤봅니다. 같은 과목이지만 속하지 않았던 다른 팀의 내용을 충분히 이해한 뒤 자소서에 반영해 합격한 사례가 있다는 이야기를 들었습니다. 이런 방식이 안 걸릴 수가 있나요?? 감사합니다.
궁금증이 남았나요?
빠르게 질문하세요.